Thiết kế, tổng hợp hệ thống số
Digital System Design and Synthesis
Mô tả học phần
Môn học này nhằm cung cấp cho sinh viên kiến thức về quy trình thiết kế một hệ thống số; phương pháp để thiết kế và mô tả hoạt động một IC số, một hệ thống số bằng ngôn ngữ mô tả phần cứng Verilog; phương pháp kiểm tra chức năng thiết kế số; các bước cần thực hiện để triển khai thử nghiệm hệ thống số trên FPGA. Môn học cũng cung cấp cho sinh viên kỹ năng thực hành và thái độ cần thiết khi làm thực nghiệm, giới thiệu quy trình thiết kế và thực hiện một hệ thống số, và phát triển kỹ năng làm việc nhóm, báo cáo và thuyết trình.
English description
This course is to provide students with knowledge of design process of a digital system; methods to design and describe the operation of a digital IC, a digital system in Verilog hardware description language; methods of checking digital design functions; steps to implement on FPGAs. The course also provides students with practical skills and necessary attitudes in order to conduct experiments, introduces to digital system design and implementation processes, and develops teamwork and presentation skills.
Chuẩn đầu ra học phần (CLO) 5
Bấm vào từng chuẩn đầu ra để xem bản tiếng Anh, liên kết PLO và mức độ đóng góp.
-
CLO1 Thiết kế mạch số ở mức RTL sử dụng Verilog/VHDL
Design digital electronic circuits at the RTL level using hardware description languages such as Verilog or VHDL.
-
CLO2 Xây dựng testbenches, kiểm chứng, phân tích và gỡ lỗi thiết kế số
Develop testbenches and perform verification, debugging, and analysis of RTL digital designs.
-
CLO3 Sử dụng công cụ EDA để tổng hợp logic và phân tích thời gian
Proficiently use EDA (Electronic Design Automation) tools for logic synthesis and timing analysis of digital designs.
-
CLO4 Trình bày và áp dụng quy trình thiết kế vi mạch số
Demonstrate a solid understanding of the digital IC design flow: Specification → Architecture → RTL Design → Verification → Logic Synthesis, and perform the initial stages from Specification to Logic Synthesis.
-
CLO5 Thể hiện khả năng làm việc nhóm và báo cáo kết quả thiết kế bằng hình thức viết và trình bày kỹ thuật.
Demonstrate the ability to work effectively in teams and to report design outcomes through technical writing and presentation.
Đánh giá học phần
| Thành phần | Tỉ trọng | Thời gian |
|---|---|---|
| Giữa kỳ: Thiết kế - mô phỏng, kiểm chứng bộ điều khiển thang máy, bộ nhận dạng mẫu bit, bộ điều khiển ghi tàu - 30% Cuối kỳ: Thiết kế – mô phỏng, kiếm chứng – tổng hợp – báo cáo – thuyết trình dự án 40%(chọn 1 trong 3) + CPU RISC-V (simplified) + Bộ điều khiển UART + Mạng CNN đơn giản (convolution layer + logic) | 70.0% | Giữa kỳ: Tuần 8 Cuối kỳ: Tuần 15 |
| Bài kiểm tra trắc nghiệm trên lớp và tích cực tham gia lớp | 30.0% | Sau mỗi chương |
Tài liệu học tập
Bắt buộc
- [1] Advanced Digital Design Using Verilog, Michael D. Ciletti, 2003, Prentice
Tham khảo
- [1] Rapid Prototyping of Digital Systems, James O. Hamblen, Týon S. Hall, Michael D, 2011, Springer